Les objets connectés ont été, jusqu’à présent, conçus avec de fortes contraintes en consommation et en coût repoussant au second plan la sécurité. Néanmoins, de récentes attaques ont prouvé que la sécurité des objets de l’IoT devient une problématique majeure. Pour y remédier, des solutions techniques comme la cryptographie légère (LWC) et le développement de contre-mesures doivent être implantés afin de combler l’écart entre les besoins en sécurité et les contraintes de coût. L’implantation de telles solutions est un point-clé, aussi bien pour les acteurs académiques qu’industriels.

Le projet MISTRAL propose un approche innovante d’hybridation MRAM/CMOS pour la sécurisation des algorithmes cryptographiques face aux attaques matérielles. Pour démontrer l’efficacité de cette approche, le consortium composé de Mines Saint-Etienne, Spintec CNRS, l’IM2NP et le CEA, a la volonté :

1- de spécifier des contre-mesures contre les attaques en fautes tirant bénéfice de l’hybridation CMOS/MRAM pour des algorithmes de cryptographie légère. Une attention particulière sera portée aux scénarii d’attaques sur qui sont confrontés à des états permanents stockés dans la logique.

2- de fabriquer des cellules élémentaires MRAM durci contre les attaques LASER ou électromagnétique (EM).
Il est obligatoire de s’assurer que cette innovation n’apportera pas de nouvelles vulnérabilités, ou d’atténuer ces dernières. Ensuite, la robustesse par analyse des canaux auxiliaires doit être évaluée. Pour cela, les courbes de consommation seront obtenues par simulation puis comparées aux attaques par analyse de consommation du circuit de référence. L’analyse des faiblesses face aux attaques en fautes feront aussi l’objet d’une caractérisation sur des échantillons de cellules élémentaires STT-MRAM fabriquées spécialement pour le projet. Ces composants seront d’abord caractérisés électriquement avant d’être soumis à des injections laser ou des impulsions électromagnétiques. La modélisation de ces effets sera ensuite inclue dans le flot de simulation. Suite à ce cycle de développement, des cellules STT-MRAM durcies seront fabriquées et subiront un nouveau cycle de caractérisation. Pour aller plus loin sur le renforcement des cellules MRAM, la simulation, la fabrication et la caractérisation de cellules SOT-MRAM seront aussi envisagés.

3- de développer des algorithmes LWC et de caractériser ces implantations en terme de sécurité comme de consommation.
Plusieurs conception de circuits sont envisagées : un premier en technologie CMOS qui servira de circuit de référence. Ensuite, une deuxième version hybride (CMOS/MRAM) du même algorithme sera proposée. Enfin, d’autres alternatives qui embarqueront des contre-mesures à base de cellules élémentaires MRAM. Tous ces circuits seront modélisés dans un langage de description matérielle, simulés, synthétisés et placés/routés dans la technologie choisie par le consortium. Ils permettront de réaliser toutes les analyses de robustesses par simulations et de quantifier l’apport des solutions développées au cours du projet.

Le projet MISTRAL se positionne dans le comité d’évaluation 39 (CES39) dédié à la « Sécurité Globale et Cybersécurité ». Son intention est de développer expérimentalement des nouveaux mécanismes pour la « protection des dispositifs et des systèmes d’information » et pour la « cybersécurité des infrastructures matérielles » comme listé dans le point clé « Cybersécurité: liberté et sécurité dans le cyberespace, sécurisation des systèmes d’information, lutte contre la cybercriminalité ». Ce point est détaillé dans le paragraphe E.8 « Domaines Transverses ». Mais encore, MISTRAL se positionne sur le thème (5.6), « Modèles numériques, simulation, applications » en tirant parti des solutions technologiques des systèmes intégrés sécurisés avec des contremesures à base de mémoire non volatile et à faible consommation d’énergie pour les algorithmes de cryptographie légère.